EDA实验开发系统

       系统采用“核心板+主板”结构设计，I/O口全部对用户开放。系统提供丰富的模块资源，可以使学生进行从基础到深层次应用循序渐进地学习；系统自带电源保护装置，含过载保护开关电源。核心板主芯片可自由更换，硬件采用模块化设计,丰富的外设接口，多路时钟，多路电源输出（均带过流、过压保护）。系统具有良好的兼容性，可扩展各个系列FPGA最小系统板，方便二次开发使用。系统满足可编程逻辑器件CPLD/FPGA、数字电路、VHDL等相关课程的实验教学、课程设计、毕业设计和大学生电子设计竞赛等，是从事教学及科研的广大教师和电子工程师的理想开发工具。系统硬件由CPLD/FPGA/PLC主芯片和各实验模块构成，CPLD/FPGA主芯片可根据用户需要自己选择，目前该系统支持ALTERA、XILINX、ACTEL、ATMEL、LATTICE等公司系列、不同门数规模的芯片。各实验模块既可以独立实验也可以组合实验，具有很高的灵活性和可开发性。